Lessons of FPGA

La prima lezione

Esercizio 1 in Italian
Slides 1

La seconda lezione

Esercizio 4 in Italian
Esercizio 5 in Italian
Slides 2

La terza lezione

Esercizio 6 in Italian
Esercizio 2 in Italian
Slides 3

RaspFPGA mezzanine board for Raspberry Pi

I present to you an extension card for Raspberry Pi. This circuit connects all GPIO pins of Raspberry Pi to Spartan3 FPGA chip and leaves all remaining inputs/outputs pins of FPGA for the final user. I used Spartan3AN chip which can be configured from internal flash memory at start up or by SPI from Raspberry Pi.

The circuit is mechanically and electrically compatible with LCD TFTDisp 4 RaspPAR design published on my blog in March. It contains 25MHz clock source for FPGA, USB to RS232 converter and real time module. I share this piece of hardware with community as OpenHardware.

RaspFPGA-E6 v1.1_4MBEcho.zip

Uruchomienie - Mezzanine board for SP605 Xilinx FPGA board

W ciągu ostatnich kilku tygodni uruchomiłem i przetestowałem część analogową płytki rozszerzeń opisanej we wcześniejszym poście. Na płytce znajdują się dwa przetworniki analogowo-cyfrowe o rozdzielczości ośmiu bitów, i cztery przetworniki cyfrowo-analogowe o rozdzielczości dwunastu bitów. Dwa z czterech analogowych wyjść płytki są przystosowane do sterowania modulatorów optycznych. Standardowy, telekomunikacyjny modulator optyczny posiada wejście wysokiej częstotliwości (50 Ohm). Zakres napięć w jakim chcę sterować taki modulator wynosi od 0 do 10V. Wyzwaniem podczas budowy części analogowej było wierne odwzorowanie sygnału wyjściowego przetwornika. Pierwsze dwa zdjęcia przedstawiają płytkę z wlutowanymi elementami elektronicznym. Dwie kolejne grafiki są to oscylogramy przebiegów napięcia na oporniku 50 Ohm symulującym modulator optyczny.

Rys. 1 - Widok ogólny

Rys. 2 - Fotografia części zasilającej

Rys. 3 - Oscylogram opadającego zbocza. Obciążenie wyjścia: 50 ohm

Rys. 4 - Oscylogram przebiegu piłokształtnego

Stos TCP/IP na płytce SP605

Właśnie uruchomiłem stos protokołów TCP/IP na płytce prototypowej Xilinx SP605. Poza przykładową aplikacją, która prezentuje działanie protokołu TCP udało mi się przeprowadzić udaną komunikację poprzez UDP. Poniżej wyczekiwany zrzut ekranu z pierwszymi poprawnie przesłanymi pakietami. Zaznaczone zostały linijki świadczące o dwustronnej komunikacji. Do kontroli ruchu na interfejsie sieciowym używałem programu Wireshark.

Rys. 1 - Zrzut ekranu

Mezzanine board for SP605 Xilinx FPGA board

Kolejny projekt będący jeszcze w trakcie realizacji. Na zdjęciach poniżej przedstawiam płytkę rozszerzeń współpracującą z układem prototypowym Xilinx SP605. Płytka zwiększa możliwości układu prototypowego o cztery precyzyjne wyjścia analogowe o prędkości 20MSPS i dwa wejścia analogowe 100MSPS.

Rys. 1 - Złącze FMC

Rys. 2 - Część analogowa

Rys. 3 - Spodnia warstwa

Xilinx Spartan 6 na płytce prototypowej SP-605

Ostatnio poznałem środowisko programistyczne Xilinx ISE 12.1 i płytkę prototypową SP605. Uruchomiłem wbudowany procesor Microblaze, komunikację portem RS232, zbudowałem układ opóźniający o zmiennym opóźnieniu.

Rys. 1 - Płytka prototypowa Xilinx SP605

Na płytce znajduje się:

• Układ FPGA: XC6SLX45T FGG484-3C Spartan-6


• Programowany z:
  
  
  
  • 8MB Quad SPI Flash
  
  
  • 32MB Parallel (BPI) Flash
  
  
  • System ACE CF with 2GB CompactFlash (CF) Card
  
  
  • JTAG


• Pamięć:
  
  
  
  • 128MB DDR3 Component Memory
  
  
  • 32MB Parallel (BPI) Flash
  
  
  • 8Kb IIC EEPROM


• Komunikacja i Sieć:
  
  
  
  • 10/100/1000 Tri-Speed Ethernet
  
  
  • SFP transceiver connector
  
  
  • GTP port (TX, RX) with four SMA connectors
  
  
  • USB to UART Bridge
  
  
  • PCI Express x1 Edge Connector


• Złącza wejścia/wyjścia:
  
  
  
  • FMC-LPC connector
  
  
  • User GPIO with two SMA connectors
  
  
  • 4 User I/O (1x6 Header)


• Zegar:
  
  
  
  • 200 MHz Oscillator (Differential)
  
  
  • 27 MHz Socketed Oscillator (Single-Ended)
  
  
  • SMA Connectors for external clock (Differential)
  
  
  • GTP Reference Clock port with 2 SMA connectors
    


• Wyświetlanie:
  
  
  
  • Video - DVI / VGA
  
  
  • 4X LEDs


• Sterowanie:
  
  
  
  • 4X Push Buttons
  
  
  • 4X DIP Switches

Układ FPGA i procesor PowerPC

Dzisiaj zaprogramowałem strukturę FPGA z wbudowanym procesorem PowerPC. Jest to układ Virtex4 (XC4VFX12) firmy Xilinx. Projekt stworzyłem w środowisku ISE 10.1, na które składa się program Platform Studio, ISE oraz Plan Ahead. Praca polegała na wygenerowaniu plików konfiguracyjnych dla procesora i jego peryferiów wbudowanych w strukturę FPGA.
Pierwszym etapem było użycie programu Platform Studio do skonfigurowania procesora i peryferiów. Program ten służy również do kompilacji kodu programu w języku C, który będzie wykonywany przez procesor PPC.
Drugim etapem było zaimportowanie plików konfiguracyjnych wygenerowanych przez Platform Studio do programu ISE i stworzenie w nim dodatkowej funkcji logicznej w strukturze FPGA. Strukturę FPGA opisałem w programie ISE za pomocą języka VHDL.
Trzecim etapem było użycie programu Plan Ahead do zdefiniowania połączeń między sygnałami w opisie VHDL a fizycznymi portami wejścia/wyjścia układu scalonego.
Ostatnim krokiem było skompilowanie plików programujących układ. Do tego służy program ISE z modułem iMPACT.

Płytka prototypowa Xilinx ML-401